Karşılaştırma Operatörleri
Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 21 / 90.
Karşılaştırma operatörleri iki değeri karşılaştırır ve 1 (doğru) veya 0 (yanlış) döndürür.
Kullanılabilir Karşılaştırma Operatörleri
| Operatör | Anlamı |
|---|---|
== | Eşittir |
!= | Eşit değildir |
> | Büyüktür |
< | Küçüktür |
>= | Büyük veya eşittir |
<= | Küçük veya eşittir |
Kod Örneği
module comparison_demo;
reg [3:0] a, b;
reg result;
initial begin
a = 5;
b = 3;
result = (a == b);
$display("5 == 3 : %d", result); // 0 (yanlış)
result = (a != b);
$display("5 != 3 : %d", result); // 1 (doğru)
result = (a > b);
$display("5 > 3 : %d", result); // 1 (doğru)
result = (a < b);
$display("5 < 3 : %d", result); // 0 (yanlış)
result = (a >= 5);
$display("5 >= 5 : %d", result); // 1 (doğru)
result = (a <= 3);
$display("5 <= 3 : %d", result); // 0 (yanlış)
$finish;
end
endmoduleÇıktı:
5 == 3 : 0
5 != 3 : 1
5 > 3 : 1
5 < 3 : 0
5 >= 5 : 1
5 <= 3 : 0Koşullarda Karşılaştırmaları Kullanma
Karşılaştırmalar genellikle if ifadelerinde kullanılır:
if (count == 10)
$display("Reached maximum");
if (value > threshold)
$display("Value is too high");Önemli Notlar
- Karşılaştırma sonuçları 1 bitlik değerlerdir (0 veya 1)
- Karşılaştırmalar herhangi bir bit genişliğiyle çalışır
==ve!=kullanırken sinyaller X veya Z içeriyorsa dikkatli olun (X döndürürler)
Görev
Her görev için doğru karşılaştırma ifadelerini yazın.
Yapılacaklar:
adeğerininbdeğerine eşit olup olmadığını kontrol edin ve sonucueqiçinde saklayınadeğerininbdeğerinden büyük olup olmadığını kontrol edin ve sonucugtiçinde saklayınadeğerininbdeğerinden küçük veya ona eşit olup olmadığını kontrol edin ve sonuculeiçinde saklayın
Kendin dene
module comparison_challenge;
reg [3:0] a, b;
reg eq, gt, le;
initial begin
a = 4'd7;
b = 4'd7;
eq = ______; // a b'ye eşittir
gt = ______; // a b'den büyüktür
le = ______; // a b'den küçük veya eşittir
$display("a = %d, b = %d", a, b);
$display("a == b : %d", eq);
$display("a > b : %d", gt);
$display("a <= b : %d", le);
$finish;
end
endmoduleBu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.
Temel Bilgiler bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerMod Alma OperatörüKarşılaştırma OperatörleriTekrar - Basit MatematikBit Düzeyi Operatörleri7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND, OR ve NOT KapılarıXOR ve XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Verme
If İfadesiIf - ElseTekrar - Basit KarşılaştırıcıCase İfadesiCasex ve CasezTekrar - ALU Tasarımı2Veri Türleri
Wire TürüReg TürüTamsayı ve GerçelVektörlerDizilerParametrelerÖzet - Sinyalleri Tanımlama5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörTekrar - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüTekrar DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiTekrar - Döngü Kalıpları3Sayı Sistemi
İkili GösterimBoyutlu SayılarBoyutsuz SayılarNegatif SayılarÖzel X ve Z DeğerleriTekrar - Sayı Biçimleri6Modüller
Modül YapısıGiriş ve Çıkış PortlarıÇift Yönlü PortlarModül ÖrneklendirmeAda Göre Port EşlemeSıraya Göre Port EşlemeTekrar - Bir Modül Oluşturma9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiBloklayıcı AtamaBloklamayan AtamaTekrar - Always ve Initial Karşılaştırması15Trafik Işığı Denetleyicisi
Durumları TanımlamaDurum Makinesi MantığıKendi başına pratik yap: Online Verilog derleyicisi