Comparison Operators
Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 21 / 90.
Karşılaştırma operatörleri iki değeri karşılaştırır ve 1 (doğru) veya 0 (yanlış) döndürür.
Kullanılabilir Karşılaştırma Operatörleri
| Operatör | Anlamı |
|---|---|
== | Equal ile |
!= | Equal değil |
> | greater than |
< | less than |
>= | greater than veya eşit |
<= | less than veya eşit |
Kod Örneği
module comparison_demo;
reg [3:0] a, b;
reg result;
initial begin
a = 5;
b = 3;
result = (a == b);
$display("5 == 3 : %d", result); // 0 (yanlış)
result = (a != b);
$display("5 != 3 : %d", result); // 1 (doğru)
result = (a > b);
$display("5 > 3 : %d", result); // 1 (doğru)
result = (a < b);
$display("5 < 3 : %d", result); // 0 (yanlış)
result = (a >= 5);
$display("5 >= 5 : %d", result); // 1 (doğru)
result = (a <= 3);
$display("5 <= 3 : %d", result); // 0 (yanlış)
$finish;
end
endmoduleÇıktı:
5 == 3 : 0
5 != 3 : 1
5 > 3 : 1
5 < 3 : 0
5 >= 5 : 1
5 <= 3 : 0Koşullarda Karşılaştırmaları Kullanma
Karşılaştırmalar genellikle if ifadelerinde kullanılır:
if (count == 10)
$display("Reached maximum");
if (value > threshold)
$display("Value is too high");Önemli Notlar
- Karşılaştırma sonuçları 1 bitlik değerlerdir (0 veya 1)
- Karşılaştırmalar herhangi bir bit genişliğiyle çalışır
==ve!=kullanırken sinyaller X veya Z içeriyorsa dikkatli olun (X döndürürler)
Görev
Her görev için doğru karşılaştırma ifadelerini yazın.
Yapılacaklar:
- Check if
aequalsbveeqiçine kaydedin - Check if
ais greater thanbvegtiçine kaydedin - Check if
ais less than or equal tobveleiçine kaydedin
Kendin dene
module comparison_challenge;
reg [3:0] a, b;
reg eq, gt, le;
initial begin
a = 4'd7;
b = 4'd7;
eq = ______; // a b'ye eşittir
gt = ______; // a b'den büyüktür
le = ______; // a b'den küçük veya eşittir
$display("a = %d, b = %d", a, b);
$display("a == b : %d", eq);
$display("a > b : %d", gt);
$display("a <= b : %d", le);
$finish;
end
endmoduleBu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.
Temeller bölümündeki tüm dersler
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicKendi başına pratik yap: Online Verilog derleyicisi