Operatörlerle Atama

Sürekli atamayı (continuous assignment) anladıktan sonra, yararlı mantıklar oluşturmak için bunu operatörlerle birleştirebilirsiniz. assign ifadesi, bir teli sürmek için herhangi bir operatörü kullanabilir.

Temel Sözdizimi

assign wire_name = expression;

İfade şunları içerebilir:

• Aritmetik operatörler (+, -, *, /)
• Bit düzeyinde operatörler (&, |, ^, ~)
• Mantıksal operatörler (&&, ||, !)

• Karşılaştırma operatörleri (>, <, ==, !=)
• Kaydırma operatörleri (<<, >>)
• Koşul operatörü (? :)

Farklı Operatörlerle Örnekler

Bit Düzeyinde (Bitwise) AND:

assign out = a & b;

Toplama:

assign sum = a + b;

Karşılaştırma (Comparison):

assign is_greater = (a > b);

Koşullu (Çoklayıcı / multiplexer):

assign out = sel ? a : b;

Shift:

assign shifted = data << 2;

Concatenation:

assign bus = {high_byte, low_byte};

Kod Örneği

module assign_operators (
  input [3:0] a, b,
  input sel,
  output [3:0] and_out,
  output [4:0] sum_out,
  output is_equal,
  output mux_out
);
  
  assign and_out = a & b;           // Bitsel AND
  assign sum_out = a + b;           // Toplama
  assign is_equal = (a == b);       // Karşılaştırma
  assign mux_out = sel ? a : b;     // Koşullu (çoklayıcı)
  
endmodule

Tek ATAMA İçinde Birden Fazla Operatör

Operatörleri tek bir ifadede birleştirebilirsiniz:

assign result = (a & b) | (c ^ d);
assign final = (a + b) > (c - d);
assign parity = ^data;   // Reduction XOR (tek sayıda 1'ler)

Operatör Önceliği

Verilog standart operatör önceliğini takip eder. Amacınızı Clear bir şekilde belirtmek için parantez ( ) kullanın:

// Belirsiz
assign out = a & b | c;

// Açık
assign out = (a & b) | c;