Yorumlar

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 4 / 90.

Comments, kodunuzda computer'ın ignored ettiği notlardır. Kodunuzun ne yaptığını açıklamaya yardımcı olurlar.

1. Tek satırlık yorum

// Bu tek satırlık bir yorum
assign c = a & b;  // Yorumlar koddan sonra da gelebilir

// sonrasındaki her şey computer tarafından yok sayılır.

2. Çok satırlı yorum

/* Bu bir çok satırlı yorum
   Birkaç satıra yayılabilir
   Daha uzun açıklamalar için kullanışlıdır */
assign c = a & b;

/* ve */ arasındaki her şey ignored olarak değerlendirilir.

Görev

Bu challenge'da mevcut bir module'a comment eklemeniz gerekiyor.

Yapılacaklar:

module'ın ne yaptığını açıklayan bir single-line comment'ı en üste ekleyin
// This is a module called 'test'
counter'ın ne yaptığını açıklayan bir multi-line comment'ı kodun sonuna ekleyin
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Kendin dene


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Kendini test et

Bu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.

Temeller bölümündeki tüm dersler

1Giriş

4Operators Part 1

7Assign And Gates

10Decision Making

13Timing And Delays

16Final Challenges

Kendi başına pratik yap: Online Verilog derleyicisi