Özet - Operatör Meydan Okuması
Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 29 / 90.
Görev
Her görev için doğru ifadeleri yazarak kodu tamamlayın. Bu meydan okuma, bu bölümdeki tüm operatörleri kapsamaktadır.
Neler yapmalı:
- Mantıksal: Hem
value1hem devalue2değerlerinin sıfır olmadığını kontrol edin ve sonuculogic_outiçinde saklayın - İndirgeme:
vectordeğişkeninin tüm bitlerinin 1 olup olmadığını kontrol edin, sonucureduction_outiçinde saklayın - Kaydırma:
datadeğerini 2 bit sola kaydırın, sonucushift_outiçinde saklayın - Birleştirme:
highvelowdeğerlerini 8 bitlik bir değerde birleştirin, sonucuconcat_outiçinde saklayın - Koşullu: `a` ve `b` değerlerinden büyük olanı
cond_outiçinde saklayın
Kendin dene
module operator_challenge;
reg [3:0] value1, value2;
reg logic_out;
reg [3:0] vector;
reg reduction_out;
reg [7:0] data;
reg [7:0] shift_out;
reg [3:0] high, low;
reg [7:0] concat_out;
reg [3:0] a, b;
reg [3:0] cond_out;
initial begin
// Mantıksal
value1 = 4'd6;
value2 = 4'd0;
logic_out = ______; // Hem value1 hem de value2'nin sıfır dışı olup olmadığını kontrol edin
// İndirgeme (Reduction)
vector = 4'b1111;
reduction_out = ______; // Check if all bits of vector are 1
// Shift
data = 8'b00001111;
shift_out = ______; // data'yı 2 bit sola kaydırın
// Birleştirme (Concatenation)
high = 4'b1010;
low = 4'b1100;
concat_out = ______; // high ve low değerlerini 8 bitlik bir değerde birleştirin
// Koşullu
a = 4'd7;
b = 4'd12;
cond_out = ______; // `a` ve `b` arasından daha büyük olanı saklayın
$display("6 && 0 = %d", logic_out);
$display("&4'b1111 = %d", reduction_out);
$display("00001111 << 2 = %b", shift_out);
$display("{1010, 1100} = %b", concat_out);
$display("max(7, 12) = %d", cond_out);
$finish;
end
endmoduleTemeller bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerModül OperatörüKarşılaştırma OperatörleriÖzet - Basit MatematikBitsel Operatörler7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND OR NOT KapılarıXOR XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Yapıları
If İfadesiIf - ElseÖzet - Basit KarşılaştırıcıCase İfadesiCasex ve CasezÖzet - ALU Tasarımı5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörÖzet - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüRepeat DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiÖzet - Döngü Kalıpları3Sayı Sistemleri
İkilik GösterimBoyutlandırılmış SayılarBoyutlandırılmamış SayılarNegatif SayılarÖzel Değerler X ve ZÖzet - Sayı Formatları6Modüller
Modül YapısıGiriş ve Çıkış PortlarıInout PortlarıModül Örneklendirmeİsme Göre Port EşlemeSıraya Göre Port EşlemeÖzet - Bir Modül Oluşturun9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiEngelleyici AtamaEngelleyici Olmayan AtamaÖzet - Always vs Initial15Trafik Işığı Kontrolcüsü
Durumları TanımlamaDurum Makinesi Mantığı