Reg Tipi

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 7 / 90.

Reg, Verilog'daki ikinci ana veri türüdür. wire türünün aksine, bir reg bir değeri saklar. Bir şey onu değiştirene kadar değerini koruyan bir değişkendir.

reg değerleri depolayabilir
reg, always bloklarında kullanılır
reg donanımda "register" anlamına GELMEZ—sadece “depolama” anlamına gelir

Bir reg Tanımlama

reg x;           // Tek bitlik reg
reg y, z;        // Tek satırda birden fazla reg

reg Nasıl Çalışır

module reg_example;
  reg x;
  
  initial begin
    x = 0;           // x, 0 olur
    $display("x = %d", x);  // Yazdırır: x = 0
    
    x = 1;           // x, 1 olur
    $display("x = %d", x);  // Yazdırır: x = 1
  end
endmodule

Görev

Yapılması gerekenler:

count adında bir reg ekleyin

Kopya kağıdı

reg bir değer depolar ve değiştirilene kadar onu tutar. always veya initial bloklarının içinde kullanılır.

reg x;       // Tek bitlik reg
reg y, z;    // Birden fazla reg

initial begin
  x = 0;  // değer ata
  x = 1;  // değeri güncelle
end

Kendin dene

module counter(
  input clk,
  input reset,
  output out   // varsayılan olarak wire (reg'i kaldırın)
);
  
  // reg count'u burada tanımlayın

  
endmodule