State Machine

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 88 / 90.

Görev

Durum makinesi, birkaç durumdan birinde bulunabilen bir devredir. UART için her bit adına farklı durumlarımız vardır: idle, start, 0-7 arasındaki data bitleri ve stop. Bit sayacı (cnt) hangi durumda olduğumuzu belirtir. cnt değerine bağlı olarak tx hattında hangi değeri göndereceğimize karar veririz.

Önceki dersten bit sayacına sahipsin. Bunu bir UART vericisi olarak çalışacak şekilde değiştirmen gerekiyor.

'A' harfi için gönderilecek bit değerleri

cnt	tx değeri
0	1
1	0
2	1
3	0
4	0
5	0
6	0
7	0
8	1
9	0
10	1

Yapılacaklar

start adlı bir input ekle
tx adlı bir output reg ekle
initial bloğunda tx = 1 ayarla (idle high)
Sayaç mantığını değiştir:
- cnt == 0 ve start == 1 olduğunda, cnt <= 1 ayarla (gönderimi başlat)
- cnt 1 ile 9 arasındayken artır: cnt <= cnt + 1
- cnt == 10 olduğunda 0 değerine sıfırla

Kendin dene

module uart_tx (
  input clk,
  output reg [3:0] cnt
);

  initial begin
    cnt = 0;
  end

  always @(posedge clk) begin
      cnt <= cnt + 1;
  end

endmodule