Özet - Mantık Kapısı Devresi

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 42 / 90.

Görev

Bu meydan okuma, bu bölümde kapı ilkel öğeleri (gate primitives) hakkında öğrendiğiniz her şeyi birleştiriyor. Birden fazla kapı kullanarak bir devre oluşturacaksınız.

Ne yapmalı:

Şu özelliklere sahip bir devre kurun:

Girişler: a, b, c
Çıkışlar: out1, out2, out3

Mantık:

out1 = a AND b
out2 = b OR c
out3 = a XOR c

Bu çıkışları oluşturmak için kapı ilkel öğelerini (and, or, xor) kullanın.

Kendin dene

module logic_circuit (
  input a,
  input b,
  input c,
  output out1,
  output out2,
  output out3
);
  
  // YAPILACAK: out1 için AND kapısı ekle (a & b)
  
  // YAPILACAK: out2 için OR kapısı ekle (b | c)
  
  // YAPILACAK: out3 için XOR kapısı ekle (a ^ c)

endmodule

Temeller bölümündeki tüm dersler

1Giriş

Verilog Nedir?Donanım ve Yazılım Tasarım Soyutlama Seviyeleri İlk Modülünüz Yorum Satırları

4Operatörler Bölüm 1

Aritmetik Operatörler Modül Operatörü Karşılaştırma Operatörleri Özet - Basit Matematik Bitsel Operatörler

7Atama ve Kapılar

Sürekli Atama Operatörlerle Atama Yerleşik Kapı Primitifleri AND OR NOT Kapıları XOR XNOR KapılarıÖzet - Mantık Kapısı Devresi

10Karar Yapıları

If İfadesi If - Else Özet - Basit Karşılaştırıcı Case İfadesi Casex ve Casez Özet - ALU Tasarımı

13Zamanlama ve Gecikmeler

Gecikmeler Nedir Kapı Gecikmeleri Atama Gecikmeleri Timescale Direktifi Clock Üretimi Özet - Zamanlama Kontrolü

16Final Meydan Okumaları

4 Bit Sayacı Kod Çözücü Tasarımı Kaydırmalı Kaydedici