Conception d'un Mux 2 vers 1

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 64 sur 90.

Défi

Un multiplexeur (MUX) est un circuit numérique qui sélectionne l'une de plusieurs entrées et la redirige vers une sortie unique en fonction d'un signal de sélection. Voyez-le comme un sélecteur de données — vous avez plusieurs entrées qui arrivent et vous choisissez laquelle va vers la sortie.

Dans ce projet, vous allez construire des multiplexeurs de différentes tailles en utilisant des instructions if-else et case.

Multiplexeur 2-vers-1

Le multiplexeur 2-vers-1 est la forme la plus simple. Il possède deux entrées de données (in0 et in1), une entrée de sélection (sel) et une sortie (out). Lorsque sel vaut 0, la sortie suit in0. Lorsque sel vaut 1, la sortie suit in1. Vous implémenterez cela en utilisant une instruction if-else à l'intérieur d'un bloc always @(*).

Exemple : Si in0 = 0, in1 = 1 et sel = 1, alors out = 1.

Un multiplexeur 2-vers-1 sélectionne l'une des deux entrées et la transmet à la sortie en fonction d'un signal de sélection.

Table de vérité

sel	out
0	out = in0
1	out = in1

Lorsque sel vaut 0, la sortie suit in0. Lorsque sel vaut 1, la sortie suit in1.

Ce qu'il faut faire :

Créez un module nommé mux2to1
Ajoutez l'entrée in0 (1 bit)
Ajoutez l'entrée in1 (1 bit)
Ajoutez l'entrée sel (1 bit)
Ajoutez la sortie out (1 bit, type reg)
Ajoutez un bloc always @(*)
À l'intérieur, ajoutez une instruction if-else :
- Si sel == 0, définissez out = in0
- Sinon, définissez out = in1
Terminez avec endmodule

Essayez vous-même

// Étape 1 : Créer le module nommé mux2to1


  // Étape 2 : Ajouter l'entrée in0
  
  // Étape 3 : Ajouter l'entrée in1
  
  // Étape 4 : Ajouter l'entrée sel
  
  // Étape 5 : Ajouter la sortie out (type reg)
  

  // Étape 6 : Ajouter le bloc always @(*)
  

    // Étape 7 : Ajouter l'instruction if-else
    // Si sel == 0, out = in0
    // Sinon, out = in1
    

// Étape 8 : Endmodule