2 To 1 Mux Design

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 64 sur 90.

Défi

Un multiplexeur (MUX) est un circuit numérique qui sélectionne l’une de plusieurs entrées et la transmet vers une seule sortie en fonction d’un signal de sélection. Considérez-le comme un sélecteur de données. Plusieurs entrées arrivent, et vous choisissez laquelle est envoyée vers la sortie.

Dans ce projet, vous allez construire des multiplexeurs de différentes tailles à l’aide des instructions if-else et case.

Multiplexeur 2 vers 1

Le multiplexeur 2 vers 1 est la forme la plus simple. Il possède deux entrées de données (in0 et in1), une entrée de sélection (sel) et une sortie (out). Lorsque sel vaut 0, la sortie suit in0. Lorsque sel vaut 1, la sortie suit in1. Vous allez l’implémenter à l’aide d’une instruction if-else à l’intérieur d’un bloc always @(*).

Exemple : si in0 = 0, in1 = 1 et sel = 1, alors out = 1.

Un multiplexeur 2 vers 1 sélectionne l’une de deux entrées et la transmet vers la sortie en fonction d’un signal de sélection.

Table de vérité

sel	out
0	out = in0
1	out = in1

Lorsque sel vaut 0, la sortie suit in0. Lorsque sel vaut 1, la sortie suit in1.

À faire :

Create un module named mux2to1
Add l’entrée in0 (1 bit)
Add l’entrée in1 (1 bit)
Add l’entrée sel (1 bit)
Add la sortie out (1 bit, type reg)
Add un bloc always @(*)
À l’intérieur, Add une instruction if-else :
- If sel == 0, définir out = in0
- Else, définir out = in1
Fermer avec endmodule

Essayez vous-même

// Étape 1 : Créer le module nommé mux2to1


  // Étape 2 : Ajouter l'entrée in0
  
  // Étape 3 : Ajouter l'entrée in1
  
  // Étape 4 : Ajouter l'entrée sel
  
  // Étape 5 : Ajouter la sortie out (type reg)
  

  // Étape 6 : Ajouter le bloc always @(*)
  

    // Étape 7 : Ajouter l'instruction if-else
    // Si sel == 0, out = in0
    // Sinon, out = in1
    

// Étape 8 : Endmodule