Création de stimuli

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 74 sur 90.

Le stimulus désigne les valeurs d'entrée que vous appliquez à votre conception pour tester si elle fonctionne correctement. En modifiant les entrées et en observant les sorties, vous pouvez vérifier que votre conception se comporte comme prévu.

Pensez-y comme au test d'une machine : vous appuyez sur différents boutons (stimulus) et observez ce qui se passe (sorties). Créer de bons stimulus est une partie essentielle de l'écriture d'un testbench.

Par exemple, regardez le stimulus dans le banc d'essai (testbench) suivant :

module testbench;
  reg a, b;
  wire c;
  
  and_gate dut (
    .a(a),
    .b(b),
    .c(c)
  );

  initial begin
    // LE STIMULUS COMMENCE ICI
    
    // Cas de test 1 : Les deux entrées sont à 0
    a = 0; b = 0; #10;
    
    // Cas de test 2 : a=0, b=1
    a = 0; b = 1; #10;
    
    // Cas de test 3 : a=1, b=0
    a = 1; b = 0; #10;
    
    // Cas de test 4 : Les deux entrées sont à 1
    a = 1; b = 1; #10;

    // LE STIMULUS SE TERMINE ICI
    
    $finish;
  end
endmodule

Chaque stimulus est appliqué, puis nous attendons 10 unités de temps (#10) avant le stimulus suivant. Cela laisse au DUT le temps de produire une sortie.

Méthodes pour créer des stimulus

Méthode	Idéal pour	Exemple
Assignations séquentielles	Tests simples	`a = 0; b = 0; #10;`
Boucle For	Tester toutes les combinaisons	`for (i = 0; i < 4; i++)`
Boucle Repeat	Répéter des motifs	`repeat (10) #5 clk = ~clk;`
Boucle Forever	Signaux continus	`forever #5 clk = ~clk;`

Méthode 1 : Affectations séquentielles

La manière la plus simple de créer un stimulus. Vous affectez des valeurs une par une avec des délais.

initial begin
  a = 0; b = 0; #10;
  a = 0; b = 1; #10;
  a = 1; b = 0; #10;
  a = 1; b = 1; #10;
  $finish;
end

Méthode 2 : Boucle For

Utile lorsque vous souhaitez tester toutes les combinaisons d'entrées possibles.

integer i;

initial begin
  for (i = 0; i < 4; i = i + 1) begin
    {a, b} = i;
    #10;
  end
  $finish;
end

Ceci teste : 00, 01, 10, 11.

Méthode 3 : Boucle Repeat

Utile pour répéter le même stimulus plusieurs fois.

initial begin
  a = 0; b = 1;
  repeat (10) begin
    #10 a = ~a;
  end
  $finish;
end

Méthode 4 : Boucle Forever

Utile pour les signaux continus comme les horloges.

initial begin
  clk = 0;
  forever #5 clk = ~clk;
end

Règles importantes

Règle	Explication
Utiliser des délais entre les affectations de stimulus	`#10` laisse le temps au DUT de répondre
Utiliser `reg` pour les signaux de stimulus	Parce qu'ils changent au fil du temps
Ajouter `$finish` à la fin	Pour arrêter la simulation

Défi

On vous donne un module de porte OU (OR gate). Votre tâche consiste à ajouter les stimuli manquants et les instructions $display pour afficher les résultats.

Ce qu'il faut faire :

Ajoutez des stimuli pour tester les quatre combinaisons d'entrées (00, 01, 10, 11) :

Sur chaque ligne, définissez les valeurs pour x et y
Ajoutez #10 pour un délai
Ajoutez $display pour afficher le résultat

Le <strong>$display</strong> doit ressembler à ceci :

$display("%d %d | %d", x, y, z);

Aide-mémoire

Le Stimulus représente les valeurs d'entrée appliquées à un DUT (Device Under Test) dans un banc de test pour vérifier son bon fonctionnement.

Méthodes pour créer un Stimulus

Affectations séquentielles – l'approche la plus simple :

initial begin
  a = 0; b = 0; #10;
  a = 0; b = 1; #10;
  $finish;
end

Boucle For – tester toutes les combinaisons d'entrées :

integer i;
initial begin
  for (i = 0; i < 4; i = i + 1) begin
    {a, b} = i; #10;
  end
  $finish;
end

Boucle Repeat – répéter le stimulus N fois :

repeat (10) begin
  #10 a = ~a;
end

Boucle Forever – signaux continus comme les horloges :

initial begin
  clk = 0;
  forever #5 clk = ~clk;
end

Règles clés

Utilisez reg pour les signaux de stimulus (ils changent au fil du temps)
Ajoutez des délais (par ex. #10) entre les affectations pour permettre au DUT de répondre
Terminez la simulation avec $finish

Essayez vous-même

module or_gate (
  input x,
  input y,
  output z
);
  assign z = x | y;
endmodule

module testbench;
  reg x, y;
  wire z;
  
  or_gate dut (
    .x(x),
    .y(y),
    .z(z)
  );

  initial begin
    $display("x y | z");
    $display("---------");
    
    // À FAIRE : Ajouter le stimulus et l'affichage pour 0 0
    
    // À FAIRE : Ajouter le stimulus et l'affichage pour 0 1
    
    // À FAIRE : Ajouter le stimulus et l'affichage pour 1 0
    
    // À FAIRE : Ajouter le stimulus et l'affichage pour 1 1
    
    $finish;
  end
endmodule