Menu
Coddy logo textTech

Délais d’affectation

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 69 sur 90.

Dans les leçons précédentes, nous avons abordé les délais généraux (#10 a = b;) et les délais de porte (and #5 (out, a, b);). Nous abordons maintenant les délais d’affectation, qui sont des délais survenant à l’intérieur d’un bloc procédural (comme initial ou always), dans le cadre d’une instruction d’affectation.

Un délai d’affectation attend pendant une durée spécifiée, puis effectue l’affectation. Le délai est placé après le symbole # et avant l’affectation.

Syntaxe :

variable = #delay expression;

Contrairement à un délai général #10 a = b; (attend puis affecte), un délai d’affectation a = #10 b; prend la valeur de b à cet instant, attend 10 unités de temps, puis l’affecte à a.

Délai d’affectation vs délai général

 Délai généralDélai d’affectation
Syntaxe#10 a = b;a = #10 b;
Quand la valeur est-elle lue ?Au moment de l’affectation (après le délai)Immédiatement (avant le délai)
Quelle valeur est affectée ?La valeur de b à cet instantLa valeur de b au temps 0 (ou au moment de la lecture)
Quand la valeur est-elle affectée ?Après le délaiAprès le délai

Exemple : La différence

initial begin
  b = 1;
  #5 b = 0;
  
  // Délai général
  #10 a1 = b;     // Attend 10, puis lit b (b=0) → a1=0
  
  // Délai d'affectation
  a2 = #10 b;     // Lit b maintenant (b=0), attend 10, puis assigne → a2=0
end

Les deux donnent le même résultat ici. La différence apparaît lorsque b change pendant le délai.

Exemple de différence clé

To show b changing during the delay, we need two separate initial blocks that run in parallel:

initial begin
  b = 1;
  a1 = #10 b;     // Lit b=1 au temps 0, assigne a1=1 au temps 10
end

initial begin
  #5 b = 0;       // Change b à 0 au temps 5 (pendant le délai)
end
  • À l’instant 0 : a1 lit b = 1
  • À l’instant 5 : b devient 0 (alors que a1 attend toujours)
  • À l’instant 10 : a1 reçoit 1 (la valeur lue à l’instant 0), et non 0

Avec un délai général #10 a2 = b; dans un bloc séparé, b serait lu à l’instant 10 (valeur 0).

Règles importantes

RègleExplication
= se place avant #a = #10 b; et non a #10 = b;
La valeur est lue immédiatementLe côté droit est évalué immédiatement
L'affectation a lieu après un délaiLe côté gauche reçoit la valeur plus tard
Uniquement pour les blocs procédurauxUtilisé dans initial ou always
challenge icon

Défi

Que faire :

Ajoutez le délai d’affectation manquant afin que a reçoive la valeur de b après 15 unités de temps, mais lise b immédiatement.

Essayez vous-même

module assignment_challenge;
  reg a, b;
  
  // Bloc séparé pour changer b pendant le délai
  initial begin
    b = 1;
    // TODO: Ajouter un délai d'affectation
    // a devrait obtenir b après 15 unités de temps
    // Lire b maintenant, assigner après le délai

  end
  
  initial begin
    #5 b = 0;      // Change b pendant le délai
    #20 $display("Time %0t: a = %b", $time, a);
    $finish;
  end
endmodule
quiz iconTestez-vous

Cette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.

Toutes les leçons de Fondamentaux

Entraînez-vous par vous-même : Compilateur Verilog en ligne