Délais d'affectation
Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 69 sur 90.
Dans les leçons précédentes, nous avons abordé les délais généraux (#10 a = b;) et les délais de porte (and #5 (out, a, b);). Nous abordons maintenant les délais d'assignation, qui sont des délais survenant à l'intérieur d'un bloc procédural (comme initial ou always) dans le cadre d'une instruction d'assignation.
Un délai d'assignation attend pendant un temps spécifié, puis effectue l'assignation. Le délai est placé après le symbole # et avant l'assignation.
Syntaxe :
variable = #delay expression;Contrairement à un délai général #10 a = b; (délai puis affectation), un délai d'affectation a = #10 b; prend la valeur de b à ce moment-là, attend 10 unités de temps, puis l'affecte à a.
Délai d'affectation vs Délai général
| Délai général | Délai d'affectation | |
|---|---|---|
| Syntaxe | #10 a = b; | a = #10 b; |
| Quand la valeur est-elle lue ? | Au moment de l'affectation (après le délai) | Immédiatement (avant le délai) |
| Quelle valeur est affectée ? | Valeur de b à ce moment-là | Valeur de b au temps 0 (ou au moment de la lecture) |
| Quand la valeur est-elle affectée ? | Après le délai | Après le délai |
Exemple : La différence
initial begin
b = 1;
#5 b = 0;
// Délai général
#10 a1 = b; // Attend 10, puis lit b (b=0) → a1=0
// Délai d'affectation
a2 = #10 b; // Lit b maintenant (b=0), attend 10, puis affecte → a2=0
endLes deux donnent le même résultat ici. La différence apparaît quand b change pendant le délai.
Exemple de différence clé
To show b changing during the delay, we need two separate initial blocks that run in parallel:
initial begin
b = 1;
a1 = #10 b; // Lit b=1 à l'instant 0, affecte a1=1 à l'instant 10
end
initial begin
#5 b = 0; // Modifie b à 0 à l'instant 5 (pendant le délai)
end- À l'instant 0 :
a1litb = 1 - À l'instant 5 :
bpasse à0(pendant quea1est toujours en attente) - À l'instant 10 :
a1reçoit la valeur1(la valeur lue à l'instant 0), et non0
Avec un délai général #10 a2 = b; dans un bloc séparé, b serait lu à l'instant 10 (valeur 0).
Règles importantes
| Règle | Explication |
|---|---|
= se place avant # | a = #10 b; et non a #10 = b; |
| La valeur est lue immédiatement | Le côté droit est évalué immédiatement |
| L'affectation se produit après le délai | Le côté gauche reçoit la valeur plus tard |
| Uniquement pour les blocs procéduraux | Utilisé dans initial ou always |
Défi
Ce qu'il faut faire :
Ajoutez le délai d'affectation manquant pour que a reçoive la valeur de b après 15 unités de temps, mais lise b immédiatement.
Aide-mémoire
Le délai d'assignation lit le côté droit immédiatement, attend le délai, puis effectue l'assignation :
variable = #delay expression;Différence clé par rapport au délai général :
Délai général #10 a = b; | Délai d'assignation a = #10 b; | |
|---|---|---|
| Valeur de b lue | Après le délai | Immédiatement |
| Valeur assignée | Après le délai | Après le délai |
Lorsque b change pendant le délai, les résultats diffèrent :
initial begin
b = 1;
a1 = #10 b; // Reads b=1 now, assigns a1=1 at time 10
#5 b = 0; // b changes at time 5 — a1 still gets 1
// With #10 a2 = b; → reads b=0 at time 10, so a2=0
endUniquement valide à l'intérieur des blocs procéduraux (initial ou always).
Essayez vous-même
module assignment_challenge;
reg a, b;
// Bloc séparé pour changer b pendant le délai
initial begin
b = 1;
// TODO: Ajouter un délai d'affectation
// a devrait recevoir b après 15 unités de temps
// Lire b maintenant, affecter après le délai
end
initial begin
#5 b = 0; // Change b pendant le délai
#20 $display("Time %0t: a = %b", $time, a);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu'est-ce que VerilogHardware vs SoftwareNiveaux d'abstraction de conceptionVotre premier moduleCommentaires4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Assignation et portes logiques
Assignation continueAssignation avec opérateursPrimitives de portes intégréesPortes AND OR NOTPortes XOR XNORRécapitulatif - Circuit à portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'ALU13Temporisation et Délais
Qu'est-ce que les délaisDélais de porteDélais d'affectationDirective TimescaleGénération d'horlogeRécapitulatif - Contrôle de la temporisation2Types de données
Type WireType RegEntiers et RéelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RépéterBoucle InfinieInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres avec tailleNombres sans tailleNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats de nombres6Modules
Structure d'un modulePorts d'entrée et de sortiePorts InoutInstanciation de moduleMappage de ports par nomMappage de ports par ordreRécapitulatif - Créer un module9Blocs procéduraux
Bloc AlwaysBloc InitialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - Always vs Initial12Projet Multiplexeur
Conception d'un Mux 2 vers 1Conception d'un Mux 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à états