Définition des états

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 79 sur 90.

Défi

Un contrôleur de feu de circulation est une machine à états finis qui parcourt différents états de feu (Rouge, Jaune, Vert) selon des intervalles de temps précis. Une machine à états finis (FSM) est un circuit qui peut se trouver dans un nombre limité d’états. Elle passe d’un état à un autre en fonction des entrées ou du temps.

Dans ce projet, vous allez construire un contrôleur de feu de circulation pour une intersection simple. Le feu de circulation possède trois sorties :

Feu	Sortie	Signification
Rouge	`red = 1`	Arrêt
Jaune	`yellow = 1`	Prudence
Vert	`green = 1`	Avancer

Les feux suivent cet ordre :

Green → Yellow → Red → Green → …

Séquence temporelle

État	Durée	État suivant
Vert	30 secondes	Jaune
Jaune	10 secondes	Rouge
Rouge	40 secondes	Vert

Dans cette leçon, vous allez définir les états du contrôleur de feu de circulation.

Un feu de circulation possède trois états possibles :

État	Feu	Code
Vert	Feu vert ALLUMÉ	2'b00
Jaune	Feu jaune ALLUMÉ	2'b01
Rouge	Feu rouge ALLUMÉ	2'b10

Complétez le module en ajoutant les parties manquantes.

À faire :

Définir l’encodage des états : 0=Vert, 1=Jaune, 2=Rouge

Déclarer un registre de 2 bits appelé state
Déclarer un registre de 6 bits appelé counter (pour une temporisation allant jusqu’à 40 secondes). Il n’est pas utilisé à cette étape : la logique de temporisation qui l’incrémente viendra plus tard dans ce projet, à l’étape Temporisation des transitions
Ajouter les affectations des sorties dans un bloc always combinatoire, always @(*) begin ... end, contenant un case (state). red, yellow et green sont déclarés comme output reg, et un reg ne peut être affecté qu’à l’intérieur d’un tel bloc. @(*) signifie que le bloc s’exécute à nouveau chaque fois qu’une valeur qu’il lit change, ce qui correspond ici à state :
- Lorsque l’état vaut 0 : green = 1, yellow = 0, red = 0
- Lorsque l’état vaut 1 : green = 0, yellow = 1, red = 0
- Lorsque l’état vaut 2 : green = 0, yellow = 0, red = 1

Essayez vous-même

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);
  // TODO: Tâche 1 - Déclarer le registre d'état (2 bits)
  
  // TODO: Tâche 2 - Déclarer le registre compteur (6 bits)
  

  // TODO: Tâche 3 - Affectations de sortie en utilisant case (state)
  // état 0: green=1, yellow=0, red=0
  // état 1: green=0, yellow=1, red=0
  // état 2: green=0, yellow=0, red=1

endmodule