Affectation non bloquante

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 50 sur 90.

Dans la leçon précédente, nous avons abordé l'affectation blocking (=), qui s'exécute étape par étape. Maintenant, nous allons aborder l'affectation non-blocking (<=), qui s'exécute tout d'un coup — en parallèle.

L'affectation non-bloquante utilise l'opérateur <=. Elle est appelée « non-bloquante » parce qu'elle ne bloque pas l'exécution de l'instruction suivante. Toutes les affectations non-bloquantes d'un bloc s'exécutent en même temps.

Syntaxe :

variable <= expression;

When to Use Non-Blocking Assignment

L'affectation non-bloquante (<=) est utilisée pour la logique séquentielle — des circuits qui utilisent une horloge et possèdent de la mémoire. Les sorties changent uniquement sur un front d'horloge (généralement le front montant).

Exemples de logique séquentielle :

Bascules (flip-flops)
Registres
Compteurs

Machines à états
Registres à décalage

Exemple Verilog :

initial begin
  a <= 5;      // Planifié, mais pas encore exécuté
  b <= a + 2;  // Planifié, utilise l'ANCIENNE valeur de a
  c <= b * 3;  // Planifié, utilise l'ANCIENNE valeur de b
end

Toutes les trois affectations se produisent en même temps en utilisant les valeurs old. À la fin du pas de temps, toutes les mises à jour se produisent ensemble.

Non-Blocking dans les bloc Always (Logique séquentielle)

Le non-blocking est utilisé pour la logique séquentielle — les circuits qui utilisent une horloge et possèdent de la mémoire (bascules, registres, compteurs).

always @(posedge clk) begin
  q <= d;           // q prend d sur le front d'horloge
  count <= count + 1; // count s'incrémente sur le front d'horloge
end

Les deux affectations se produisent en même temps, en utilisant les valeurs d'avant le front d'horloge.

Résumé

Règle	Explication
Utilisez `<=` pour la logic séquentielle	`always @(posedge clk)`
Utilisez `=` pour la logic combinaisonnelle	`always @(*)`
Non-blocking s'exécute en parallèle	All les affectations se font en même temps
Les values sont mises à jour à la end du time Step	Pas immédiatement

Défi

Complete the Non-Blocking Assignment

Ajoutez les affectations non-bloquantes manquantes pour faire fonctionner ce registre à décalage de 2 bits.

Comment ça fonctionne :

À chaque front de clk, q1 reçoit d
q2 reçoit l'ancienne valeur de q1

Ce qu'il faut faire :

Affectez d à q1 (non-bloquant)
Affectez q1 à q2 (non-bloquant)

Essayez vous-même

module shift_register (
  input clk,
  input reset,
  input d,
  output reg q1,
  output reg q2
);
  
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      q1 <= 0;
      q2 <= 0;
    end else begin
      // TODO: Ajouter la logique de décalage
      // Étape 1 : Assigner d à q1 (non-bloquant)
      // Étape 2 : Assigner q1 à q2 (non-bloquant)
    end
  end
endmodule