Compteur de bits

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 87 sur 90.

Défi

Dans ce chapitre, vous allez construire un émetteur UART étape par étape. UART signifie Universal Asynchronous Receiver-Transmitter (Émetteur-Récepteur Asynchrone Universel). C'est un protocole matériel simple qui permet à deux appareils de communiquer en utilisant seulement un fil (pour la transmission) et un autre fil (pour la réception).

Pensez-y comme à deux personnes qui se parlent au téléphone — l'une parle (transmet), l'autre écoute (reçoit). L'UART envoie les données un bit à la fois, avec des bits de départ (start) et d'arrêt (stop) pour marquer le début et la fin de chaque octet.

Un émetteur UART envoie 10 bits : un bit de départ (1), des bits de données (8), un bit d'arrêt (1). Pour suivre quel bit nous envoyons, nous avons besoin d'un compteur de bits qui compte de 0 à 10.
Comment fonctionne le compteur de bits

Commencer à 0
À chaque cycle d'horloge, ajouter 1
Lorsqu'il atteint 10, revenir à 0
Répéter indéfiniment

Dans cette tâche, nous ne le réinitialiserons pas encore : nous allons seulement l'incrémenter.

Ce qu'il faut faire :

Créez un module appelé uart_tx avec :
- Une entrée : clk
- Une sortie : cnt (4 bits, type reg)
À l'intérieur du module :
- Initialisez cnt à 0 au début à l'intérieur d'un bloc initial
- Ajoutez un bloc always @(posedge clk)
- Faites en sorte que cnt augmente de 1 à chaque front d'horloge

Essayez vous-même

// À FAIRE : Créer le module uart_tx avec l'entrée clk et la sortie cnt (4 bits)

// À FAIRE : Initialiser cnt à 0 au début à l'intérieur d'un bloc initial

// À FAIRE : Ajouter un bloc always @(posedge clk)

// À FAIRE : Incrémenter cnt

Toutes les leçons de Fondamentaux

1Introduction

Qu'est-ce que Verilog Hardware vs Software Niveaux d'abstraction de conception Votre premier module Commentaires

4Opérateurs - Partie 1

Opérateurs arithmétiques Opérateur modulo Opérateurs de comparaison Récapitulatif - Mathématiques simples Opérateurs bit à bit

7Assignation et portes logiques

Assignation continue Assignation avec opérateurs Primitives de portes intégrées Portes AND OR NOT Portes XOR XNOR Récapitulatif - Circuit à portes logiques

10Prise de décision

Instruction If If - Else Récapitulatif - Comparateur simple Instruction Case Casex et Casez Récapitulatif - Conception d'ALU

13Temporisation et Délais

Qu'est-ce que les délais Délais de porte Délais d'affectation Directive Timescale Génération d'horloge Récapitulatif - Contrôle de la temporisation

16Défis finaux

Compteur 4 bits Conception de décodeur Registre à décalage