Testbench

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 90 sur 90.

Défi

Un testbench fournit des entrées à votre conception et crée un fichier de forme d’onde. Il n’a pas de ports propres.

Votre tâche

Créez un testbench qui :

Déclare reg pour clk, start et data_in (8 bits)
Déclare wire pour tx et wire [3:0] pour cnt
Instancie le module uart_tx en connectant tous les ports : .clk, .start, .data_in, .tx, .cnt
Génère une horloge (basculement toutes les 5 unités de temps)
À l’intérieur d’un bloc initial :
- Crée un fichier de forme d’onde nommé uart.vcd à l’aide de $dumpfile et $dumpvars
- Définit clk = 0, start = 1, data_in = 8'b01000001 au temps 0
- Désactive start après 10 unités de temps (start = 0)
- S’exécute pendant 200 unités de temps

Après avoir exécuté le testbench, ouvrez la forme d’onde pour vérifier le signal tx.

Essayez vous-même

module uart_tx (
  input clk,
  input start,
  input [7:0] data_in,
  output reg tx,
  output reg [3:0] cnt
);

  reg [9:0] shift_reg;

  initial begin
    cnt = 0;
    tx = 1;
    shift_reg = 0;
  end

  always @(posedge clk) begin
    if (cnt == 0 && start) begin
      shift_reg <= {1'b1, data_in, 1'b0};
      cnt <= 1;
    end
    else if (cnt > 0 && cnt < 9) begin
      tx <= shift_reg[0];
      shift_reg <= shift_reg >> 1;
      cnt <= cnt + 1;
    end
    else if (cnt == 9) begin
      tx <= shift_reg[0];
      shift_reg <= shift_reg >> 1;
      cnt <= 0;
    end
  end

endmodule

Toutes les leçons de Fondamentaux

Entraînez-vous par vous-même : Compilateur Verilog en ligne