Nombres dimensionnés
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 14 sur 90.
Il existe une manière de déclarer un nombre avec une taille spécifique en Verilog. On l'appelle un nombre dimensionné. C'est utile, car cela évite toute confusion concernant le nombre de bits de votre nombre et garantit que votre matériel se comporte exactement comme prévu.
Un nombre avec taille respecte ce format : [bits]'[format][value]
<strong>bits</strong>: le nombre de bits (par exemple,8)<strong>'</strong>: une apostrophe qui sépare la taille du format (obligatoire)
<strong>format</strong>: la base du nombre :bpour le binaire,dpour le décimal,hpour l’hexadécimal ouopour l’octal<strong>value</strong>: le nombre réel (par exemple,1010)
Par exemple :
4'b1010: 4 bits, binaire 1010 (décimal 10)8'd255: 8 bits, décimal 255 (binaire 11111111)16'hFF: 16 bits, hexadécimal FF (binaire 0000000011111111)3'b1: 3 bits, binaire 001 (les bits de gauche sont remplis de zéros)
Exemple de code :
reg [7:0] data;
data = 8'b10101010; // 8 bits, binary 10101010
data = 8'd170; // 8 bits, décimal 170
data = 8'hAA; // 8 bits, hex AALes trois exemples attribuent la même valeur à data.
Pourquoi la taille est importante
Sans taille :
reg [7:0] data;
data = 1; // Que signifie ceci ? 1 bit ? 8 bits ?Verilog suppose par défaut que les petits nombres font 32 bits, ce qui peut entraîner des problèmes.
Avec une taille :
reg [7:0] data;
data = 8'b00000001; // Clear: 8-bit value 1Remplissage par des zéros
Lorsque vous affectez une valeur plus petite à un vecteur plus grand, Verilog remplit les bits de gauche avec des zéros :
reg [7:0] data;
data = 4'b1010; // Becomes 8'b00001010Défi
Complétez le code en écrivant les nombres de la taille correcte.
À faire :
- Définissez
acomme un nombre binaire de 8 bits correspondant au nombre décimal 170 (binaire 10101010) - Définissez
bcomme un nombre binaire de 4 bits correspondant au nombre décimal 12 (binaire 1100) - Définissez
ccomme un nombre hexadécimal de 16 bits correspondant au nombre décimal 255 (hexadécimal FF)
Essayez vous-même
module sized_challenge;
reg [7:0] a;
reg [3:0] b;
reg [15:0] c;
initial begin
a = ______; // binaire 8 bits pour 170 (10101010)
b = ______; // binaire 4 bits pour 12 (1100)
c = ______; // hexadécimal 16 bits pour 255 (FF)
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne