Commentaires

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 5 sur 90.

Les commentaires sont des notes dans votre code que l'ordinateur ignore. Ils aident à expliquer ce que fait votre code.

1. Commentaire sur une seule ligne

// Ceci est un commentaire sur une seule ligne
assign c = a & b;  // Les commentaires peuvent aussi se placer après le code

Tout ce qui se trouve après // est ignoré par l'ordinateur.

2. Commentaire multi-ligne

/* Ceci est un commentaire multi-ligne
   Il peut s'étendre sur plusieurs lignes
   Utile pour des explications plus longues */
assign c = a & b;

Tout ce qui se trouve entre /* et */ est ignoré.

Défi

Dans ce défi, vous devez ajouter des commentaires à un module existant.

Ce qu'il faut faire :

Ajoutez un commentaire sur une seule ligne en haut expliquant ce que fait le module
// This is a module called 'test'
Ajoutez un commentaire multi-ligne à la fin du code expliquant ce que fait le compteur
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Aide-mémoire

Les commentaires en Verilog sont ignorés par le compilateur et servent à expliquer le code.

Commentaire sur une seule ligne — tout ce qui suit // est ignoré :

// Ceci est un commentaire
assign c = a & b;  // Commentaire en ligne

Commentaire multi-ligne — tout ce qui se trouve entre /* et */ est ignoré :

/* Ceci s'étend sur
   plusieurs lignes */
assign c = a & b;

Essayez vous-même


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Testez-vous

Cette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.

1Introduction

4Opérateurs - Partie 1

7Assignation et portes logiques

10Prise de décision

13Temporisation et Délais

16Défis finaux