Commentaires

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 4 sur 90.

Comments sont des notes dans votre code que le computer ignore. Ils aident à expliquer ce que fait votre code.

1. Commentaire single-line

// Ceci est un commentaire sur une seule ligne
assign c = a & b;  // Les commentaires peuvent aussi être placés après le code

Tout ce qui vient after // est ignored par le computer.

2. Commentaire multi-line

/* Ceci est un commentaire multi-lignes
   Il peut s'étendre sur plusieurs lignes
   Utile pour des explications plus longues */
assign c = a & b;

Tout ce qui se trouve entre /* et */ est ignored.

Défi

Dans ce défi, vous devez ajouter des commentaires à un module existant.

À faire :

Ajoutez un single-line comment en haut pour expliquer ce que fait le module
// This is a module called 'test'
Ajoutez un multi-line comment à la fin du code pour expliquer ce que fait le counter
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Essayez vous-même


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Testez-vous

Cette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.

Toutes les leçons de Fondamentaux

1Introduction

4Operators Part 1

7Assign And Gates

10Decision Making

13Timing And Delays

16Final Challenges

Entraînez-vous par vous-même : Compilateur Verilog en ligne