Commentaires
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 4 sur 90.
Les commentaires sont des notes dans votre code que l’ordinateur ignore. Ils aident à expliquer ce que fait votre code.
Deux types de commentaires :
1. Commentaire sur une seule ligne
// Ceci est un commentaire sur une seule ligne
assign c = a & b; // Les commentaires peuvent aussi être placés après le codeTout ce qui suit // est ignoré par l’ordinateur.
2. Commentaire sur plusieurs lignes
/* Ceci est un commentaire multi-lignes
Il peut s'étendre sur plusieurs lignes
Utile pour des explications plus longues */
assign c = a & b;Tout ce qui se trouve entre /* et */ est ignoré.
Pourquoi utiliser des commentaires ?
- Expliquer ce que fait votre module
- Décrire à quoi servent chaque entrée et chaque sortie
- Rendre le code plus facile à comprendre
- Laisser des notes pour vous-même ou pour d’autres
Défi
Dans ce défi, vous devez ajouter des commentaires à un module existant.
À faire :
Ajoutez un commentaire sur une seule ligne en haut pour expliquer ce que fait le module
// This is a module called 'test'Ajoutez un commentaire sur plusieurs lignes à la fin du code pour expliquer ce que fait le compteur
/** It has a clock input, a reset input,* and a 4-bit output called count.* The initial block prints a message* to show that comments are ignored.*/
Essayez vous-même
module test(
input clk,
input reset,
output reg [3:0] count
);
initial $display("Comments are ignored by the computer");
endmodule
Testez-vousCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 1
Utilisation de l’instruction case15Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsTemporisation des transitionsÉcriture du banc de testVérification de la sortieEntraînez-vous par vous-même : Compilateur Verilog en ligne