Machine à états

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 88 sur 90.

Défi

Une machine à états est un circuit qui peut se trouver dans l'un des nombreux états possibles. Pour l'UART, nous avons différents états pour chaque bit : repos (idle), départ (start), bits de données 0-7 et arrêt (stop). Le compteur de bits (cnt) nous indique dans quel état nous nous trouvons. En fonction de cnt, nous décidons de la valeur à envoyer sur la ligne tx.

Vous disposez du compteur de bits de la leçon précédente. Vous devez le modifier pour qu'il fonctionne comme un émetteur UART.

Valeurs de bits à envoyer (pour la lettre 'A')

cnt	valeur tx
0	1
1	0
2	1
3	0
4	0
5	0
6	0
7	0
8	0
9	1
10	1

Ce qu'il faut faire

Ajoutez une entrée nommée start
Ajoutez un registre de sortie (output reg) nommé tx
Dans le bloc initial, réglez tx = 1 (état de repos haut)
Modifiez la logique du compteur :
- Lorsque cnt == 0 et start == 1, réglez cnt <= 1 (commencer la transmission)
- Lorsque cnt est compris entre 1 et 9, incrémentez : cnt <= cnt + 1
- Lorsque cnt == 10, réinitialisez à 0

Essayez vous-même

module uart_tx (
  input clk,
  output reg [3:0] cnt
);

  initial begin
    cnt = 0;
  end

  always @(posedge clk) begin
      cnt <= cnt + 1;
  end

endmodule

Toutes les leçons de Fondamentaux

1Introduction

Qu'est-ce que Verilog Hardware vs Software Niveaux d'abstraction de conception Votre premier module Commentaires

4Opérateurs - Partie 1

Opérateurs arithmétiques Opérateur modulo Opérateurs de comparaison Récapitulatif - Mathématiques simples Opérateurs bit à bit

7Assignation et portes logiques

Assignation continue Assignation avec opérateurs Primitives de portes intégrées Portes AND OR NOT Portes XOR XNOR Récapitulatif - Circuit à portes logiques

10Prise de décision

Instruction If If - Else Récapitulatif - Comparateur simple Instruction Case Casex et Casez Récapitulatif - Conception d'ALU

13Temporisation et Délais

Qu'est-ce que les délais Délais de porte Délais d'affectation Directive Timescale Génération d'horloge Récapitulatif - Contrôle de la temporisation

16Défis finaux

Compteur 4 bits Conception de décodeur Registre à décalage