Inout Ports

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 32 sur 90.

Un port inout est un port bidirectionnel qui peut à la fois envoyer et recevoir des signaux. Il peut agir comme une entrée ou une sortie à différents moments. La plupart des ports sont soit input (les données entrent), soit output (les données sortent). Un port inout peut faire les deux. Il peut envoyer des données ou en recevoir, selon la situation.

Imagine-le comme une rue à double sens plutôt qu’une route à sens unique.

Les port inout sont utilisés pour :

bus partagés : plusieurs appareils connectés aux mêmes fils
bus de données mémoire : les données peuvent être lues ou écrites
communication bidirectional : I2C, SPI, etc.

Un seul appareil pilote le bus à la fois. Les autres appareils doivent être dans un état de haute impédance (Z).

Déclaration d'un port inout

inout [7:0] data_bus;   // bus bidirectionnel 8 bits
inout ready;             // signal bidirectionnel monobit

Fonctionnement de inout

Un port inout nécessite un signal de contrôle pour décider s'il agit comme une input ou une output :

module bidir (
  inout [7:0] bus,
  input [7:0] data_out,
  input enable,
  output [7:0] data_in
);
  
  assign bus = (enable) ? data_out : 8'bZ;  // Drive bus when enabled, else Z
  assign data_in = bus;                     // Always read the bus
  
endmodule

Lorsque enable = 1, le module drives le bus (mode output)
Lorsque enable = 0, le module libère le bus (mode input, haute impédance)

Règles importantes pour Inout

Règle	Pourquoi
Doit être déclaré comme `wire`	Cannot être `reg`
Ne peut pas être lu et écrit en même temps	Créerait un conflit (X)
Utilisez `Z` pour libérer le bus	Permet à d'autres appareils de piloter
Un seul pilote à la fois	Empêche la contention du bus

Inout vs Input vs Output

Type de port	Direction	Peut Drive	Peut read
`input`	À sens unique (entrée uniquement)	Non	Oui
`output`	À sens unique (sortie uniquement)	Oui	Non
`inout`	Dans les deux sens (les deux)	Oui (when enabled)	Oui (always)

Erreur courante

// WRONG : Impossible d'assigner à inout à l'intérieur d'un bloc always
always @(posedge clk) begin
  data_bus <= something;   // Erreur ! Utilisez assign avec une condition
end

// CORRECT : Utilisez assign avec une condition enable
assign data_bus = (enable) ? something : 8'bZ;

Défi

Ajoutez le port inout manquant et les instructions assign pour faire fonctionner ce tampon bidirectionnel.

À faire :

Ajoutez un port inout de 8 bits appelé io_bus
Ajoutez une instruction assign qui pilote io_bus avec send_value lorsque send_enable vaut 1, sinon Z
Ajoutez une instruction assign qui lit io_bus dans receive_value

Essayez vous-même

module bidir_buffer (
  // Tâche 1 : Ajoutez un port inout 8 bits appelé io_bus ici
  
  
  input [7:0] send_value,
  input send_enable,
  output [7:0] receive_value
);

  // Tâche 2 : Ajoutez une instruction assign qui pilote io_bus avec send_value lorsque send_enable vaut 1, sinon Z
  
  
  // Tâche 3 : Ajoutez une instruction assign qui lit io_bus dans receive_value
  

endmodule