Portes XOR et XNOR
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 41 sur 90.
Cette leçon couvre deux portes logiques supplémentaires : XOR (OU exclusif) et XNOR (NON-OU exclusif). Ces portes sont utiles pour comparer des bits et effectuer une vérification de parité.
Porte XOR
La porte XOR produit 1 lorsque les entrées sont différentes.
Table de vérité (2 entrées) :
| a | b | out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Primitive de porte Verilog :
xor(out, a, b);Équivalent d’une affectation continue :
assign out = a ^ b;Porte XNOR
La porte XNOR produit 1 lorsque les entrées sont identiques. C’est l’opposé de XOR.
Table de vérité (2 entrées) :
| a | b | out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Primitive de porte Verilog :
xnor(out, a, b);Équivalent d'une affectation continue :
assign out = a ~^ b; // ou ~(a ^ b)Entrées multiples
Les portes XOR et XNOR peuvent avoir plus de 2 entrées. La sortie est :
- XOR : 1 si un nombre impair d’entrées vaut 1
- XNOR : 1 si un nombre pair d’entrées vaut 1
xor(out, a, b, c); // XOR à 3 entrées
xnor(out, p, q, r, s); // XNOR à 4 entréesExemple (XOR à 3 entrées) :
| a | b | c | out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Utilisations courantes
| Utilisation | Exemple |
|---|---|
| Comparer si deux bits sont différents | xor(diff, a, b) |
| Comparer si deux bits sont identiques | xnor(same, a, b) |
| Génération de parité (nombre impair de 1) | xor(parity, data[0], data[1], data[2], data[3]) |
| Vérification de parité (nombre pair de 1) | xnor(parity, data[0], data[1], data[2], data[3]) |
Exemple de code
module xor_xnor_demo (
input a, b,
output xor_out,
output xnor_out
);
xor(xor_out, a, b);
xnor(xnor_out, a, b);
endmoduleTableau récapitulatif
| Porte | Sortie à 1 lorsque | Primitive | Opérateur |
|---|---|---|---|
| XOR | Les entrées sont différentes | xor(out, a, b) | ^ |
| XNOR | Les entrées sont identiques | xnor(out, a, b) | ~^ |
Défi
Ajoutez les primitives de portes manquantes en fonction des tâches.
À faire :
- Créez une porte XOR avec la sortie
xor_resultet les entréesxety - Créez une porte XNOR avec la sortie
xnor_resultet les entréesxety
Essayez vous-même
module xor_xnor_challenge (
input x,
input y,
output xor_result,
output xnor_result
);
// TODO: Ajouter la porte XOR (xor_result = x ^ y)
// TODO: Ajouter la porte XNOR (xnor_result = x ~^ y)
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne