XOR XNOR Gates
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 41 sur 90.
Cette leçon couvre deux portes logiques supplémentaires : XOR (OR exclusif) et XNOR (NOR exclusif). Ces portes sont utiles pour comparer des bits et vérifier la parité.
Porte XOR
La porte XOR produit 1 lorsque les entrées sont différentes.
Table de vérité (2 entrées) :
| a | b | out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Primitive de porte Verilog :
xor(out, a, b);Équivalent d’une affectation continue :
assign out = a ^ b;Porte XNOR
La porte XNOR produit 1 lorsque les entrées sont same. C’est l’opposé de XOR.
Table de vérité (2 entrées) :
| a | b | out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Primitive de porte Verilog :
xnor(out, a, b);Équivalent d'une affectation continue :
assign out = a ~^ b; // ou ~(a ^ b)Entrées multiples
Les portes XOR et XNOR peuvent avoir plus de 2 entrées. La sortie est :
- XOR : 1 si un nombre impair d’entrées vaut 1
- XNOR : 1 si un nombre pair d’entrées vaut 1
xor(out, a, b, c); // XOR à 3 entrées
xnor(out, p, q, r, s); // XNOR à 4 entréesExemple (XOR à 3 entrées) :
| a | b | c | out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Utilisations courantes
| Utilisation | Exemple |
|---|---|
| Comparer si deux bits sont différents | xor(diff, a, b) |
| Comparer si deux bits sont identiques | xnor(same, a, b) |
| Génération de parité (nombre impair de 1) | xor(parity, data[0], data[1], data[2], data[3]) |
| Vérification de parité (nombre pair de 1) | xnor(parity, data[0], data[1], data[2], data[3]) |
Exemple de code
module xor_xnor_demo (
input a, b,
output xor_out,
output xnor_out
);
xor(xor_out, a, b);
xnor(xnor_out, a, b);
endmoduleTableau récapitulatif
| Gate | Sortie à 1 lorsque | Primitive | Opérateur |
|---|---|---|---|
| XOR | Les entrées sont différentes | xor(out, a, b) | ^ |
| XNOR | Les entrées sont identiques | xnor(out, a, b) | ~^ |
Défi
Ajoutez les primitives de portes manquantes en fonction des tâches.
Que faire :
- Créez une porte XOR avec la sortie
xor_resultet les entréesxety - Créez une porte XNOR avec la sortie
xnor_resultet les entréesxety
Essayez vous-même
module xor_xnor_challenge (
input x,
input y,
output xor_result,
output xnor_result
);
// TODO: Ajouter la porte XOR (xor_result = x ^ y)
// TODO: Ajouter la porte XNOR (xnor_result = x ~^ y)
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicEntraînez-vous par vous-même : Compilateur Verilog en ligne