Recap - ALU Design

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 57 sur 90.

Défi

Une ALU (unité arithmétique et logique) est un circuit numérique qui prend deux entrées, effectue une opération sur celles-ci et produit une sortie. Elle effectue des opérations arithmétiques et logiques sur deux entrées en fonction d’un signal de sélection. Le signal select choisit une opération à exécuter.

Comment cela fonctionne

select	Opération	Sortie
`2'b00`	Addition	`a + b`
`2'b01`	Soustraction	`a - b`
`2'b10`	AND bit à bit	`a & b`
`2'b11`	OR bit à bit	`a \| b`

Construis une ALU simple à l’aide d’une instruction `case`.

À faire :

Crée un module nommé alu
Ajoute les entrées : a (4 bits), b (4 bits), select (2 bits)
Ajoute la sortie : result (4 bits, de type reg)
Ajoute un bloc always @(*)
À l’intérieur, ajoute une instruction case (select)
Ajoute quatre cas pour 2'b00, 2'b01, 2'b10, 2'b11
Ajoute un cas default pour définir result = 0
Termine avec endcase et endmodule

Essayez vous-même

// TODO: Créer le module alu 

  // TODO: Ajouter les entrées (a, b, select)
  
  // TODO: Ajouter la sortie (result)

  // TODO: Ajouter le bloc always @(*)
  
  // TODO: Ajouter case (select)
  
  // TODO: Ajouter case 2'b00: result = a + b;
  
  // TODO: Ajouter case 2'b01: result = a - b;
  
  // TODO: Ajouter case 2'b10: result = a & b;
  
  // TODO: Ajouter case 2'b11: result = a | b;
  
  // TODO: Ajouter default: result = 0;
  
  // TODO: Ajouter endcase

// TODO: Ajouter endmodule