Binary Representation
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 13 sur 90.
En Verilog, nous travaillons avec des circuits numériques qui ne comprennent que 0 et 1. Ceux-ci sont représentés en binary.
Le système binaire n’utilise que deux chiffres : 0 et 1. Chaque chiffre binaire est appelé un bit.
| Decimal | Binary | Bits |
|---|---|---|
| 0 | 0 | 1 bit |
| 1 | 1 | 1 bit |
| 2 | 10 | 2 bits |
| 3 | 11 | 2 bits |
| 4 | 100 | 3 bits |
| 5 | 101 | 3 bits |
Écrire des nombres binaires en Verilog
Pour écrire des nombres binaires en Verilog, utilisez le préfixe 'b :
4'b1010 // 4-bit binary 1010 (decimal 10)
8'b11110000 // binaire 8 bits 11110000 (décimal 240)
2'b01 // 2-bit binary 01 (decimal 1)Le nombre avant 'b indique à Verilog combien de bits possède la valeur.
Comment convertir decimal en binaire
Divisez le nombre decimal par 2 à plusieurs reprises et lisez les restes de bas en haut.
Exemple : convertir 9 en binaire
| Étape | Division | Quotient | Reste |
|---|---|---|---|
| 1 | 9 ÷ 2 | 4 | 1 |
| 2 | 4 ÷ 2 | 2 | 0 |
| 3 | 2 ÷ 2 | 1 | 0 |
| 4 | 1 ÷ 2 | 0 | 1 |
Lisez les restes du dernier au premier : 1001
9 = 4'b1001
Exemple en code
module binary_example;
reg [3:0] a;
initial begin
a = 4'b1010; // Binary 1010 = decimal 10
$display("a = %b (binary)", a);
$display("a = %d (decimal)", a);
$display("a = %h (hex)", a);
$finish;
end
endmoduleSortie :
a = 1010 (binary)
a = 10 (decimal)
a = a (hex)Défi
Complétez le code en écrivant les valeurs binaires manquantes.
À faire :
- Write binary for decimal 5 (4 bits)
- Write binary for decimal 14 (4 bits)
Essayez vous-même
module binary_challenge;
reg [3:0] a, b;
initial begin
// Écrire le binaire pour le décimal 5 (4 bits)
a = 4'b______;
// Write binary for decimal 14 (4 bits)
b = 4'b______;
$display("5 = %b", a);
$display("14 = %b", b);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicEntraînez-vous par vous-même : Compilateur Verilog en ligne