Représentation binaire
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 13 sur 90.
En Verilog, nous travaillons avec des circuits numériques qui ne comprennent que 0 et 1. Ceux-ci sont représentés en binaire.
Le système binaire n’utilise que deux chiffres : 0 et 1. Chaque chiffre binaire est appelé un bit.
| Décimal | Binaire | Bits |
|---|---|---|
| 0 | 0 | 1 bit |
| 1 | 1 | 1 bit |
| 2 | 10 | 2 bits |
| 3 | 11 | 2 bits |
| 4 | 100 | 3 bits |
| 5 | 101 | 3 bits |
Écrire des nombres binaires en Verilog
Pour écrire des nombres binaires en Verilog, utilisez le préfixe 'b :
4'b1010 // 4-bit binary 1010 (decimal 10)
8'b11110000 // binaire 8 bits 11110000 (décimal 240)
2'b01 // 2-bit binary 01 (decimal 1)Le nombre avant 'b indique à Verilog combien de bits possède la valeur.
Comment convertir un nombre décimal en binaire
Divisez le nombre décimal par 2 de manière répétée et lisez les restes de bas en haut.
Exemple : convertir 9 en binaire
| Étape | Division | Quotient | Reste |
|---|---|---|---|
| 1 | 9 ÷ 2 | 4 | 1 |
| 2 | 4 ÷ 2 | 2 | 0 |
| 3 | 2 ÷ 2 | 1 | 0 |
| 4 | 1 ÷ 2 | 0 | 1 |
Lisez les restes du dernier au premier : 1001
9 = 4'b1001
Exemple en code
module binary_example;
reg [3:0] a;
initial begin
a = 4'b1010; // Binary 1010 = decimal 10
$display("a = %b (binary)", a);
$display("a = %d (decimal)", a);
$display("a = %h (hex)", a);
$finish;
end
endmoduleSortie :
a = 1010 (binary)
a = 10 (decimal)
a = a (hex)Défi
Complétez le code en écrivant les valeurs binaires manquantes.
Que faire :
- Écrivez la représentation binaire du nombre décimal 5 (4 bits)
- Écrivez la représentation binaire du nombre décimal 14 (4 bits)
Essayez vous-même
module binary_challenge;
reg [3:0] a, b;
initial begin
// Écrire le binaire pour le décimal 5 (4 bits)
a = 4'b______;
// Write binary for decimal 14 (4 bits)
b = 4'b______;
$display("5 = %b", a);
$display("14 = %b", b);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne