Récapitulatif - Comparateur simple
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 54 sur 90.
Défi
Un comparateur de 2 bits est un circuit qui compare deux nombres binaires de 2 bits et détermine si l’un est supérieur, inférieur ou égal à l’autre.
À faire :
Construis un comparateur de 2 bits à l’aide d’instructions if-else.
Fonctionnement :
- Lorsque
a > b,greaterdoit être égal à 1, tandis quelessetequaldoivent être égaux à 0 - Lorsque
a < b,lessdoit être égal à 1, tandis quegreateretequaldoivent être égaux à 0 - Lorsque
a == b,equaldoit être égal à 1, tandis quegreateretlessdoivent être égaux à 0
Essayez vous-même
module comparator (
input [1:0] a,
input [1:0] b,
output reg greater,
output reg less,
output reg equal
);
always @(*) begin
// TODO: Ajoutez des instructions if-else pour comparer a et b
// Mettre greater = 1 si a > b
// Mettre less = 1 si a < b
// Mettre equal = 1 si a == b
end
endmoduleToutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne