Recap - Declare Signals

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 12 sur 90.

Défi

Ajoute les déclarations de signaux manquantes en fonction de ce que tu as appris dans ce chapitre.

À faire :

Declare un 8-bit wire called data
Declare un 4-bit reg called counter
Declare un integer called i
Declare un parameter called MAX avec la valeur 255

Essayez vous-même

module data_types;
  // Déclare un wire de 8 bits appelé data
  
  // Déclare un reg de 4 bits appelé counter
  
  // Déclare un integer appelé i
  
  // Déclare un parameter appelé MAX avec la valeur 255
  
endmodule

Toutes les leçons de Fondamentaux

2Data Types

Wire Type Reg Type Integer And Real Vectors Arrays ParametersRecap - Declare Signals

5Operators Part 2

Logical Operators Reduction Operators Shift Operators Concatenation Operator Conditional Operator Recap - Operator Challenge

8Half Adder Project

Writing The Module Designing The Logic

Writing The Testbench

11Loops

For Loop While Loop Repeat Loop Forever Loop Disable Statement Recap - Loop Patterns

14Testbench Basics

What Is A Testbench Creating Stimulus Display And Monitor Dumpfile And Dumpvars Using System Tasks Recap - Full Testbench

17UART

Bit counter State Machine

Transmitter Design

Testbench

Entraînez-vous par vous-même : Compilateur Verilog en ligne