Récapitulatif - Déclarer des signaux

Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 12 sur 90.

Défi

Ajoutez les déclarations de signaux manquantes en vous basant sur ce que vous avez appris dans ce chapitre.

Ce qu'il faut faire :

Déclarez un wire de 8 bits appelé data
Déclarez un reg de 4 bits appelé counter
Déclarez un integer appelé i
Déclarez un parameter appelé MAX avec la valeur 255

Essayez vous-même

module data_types;
  // Déclarer un fil (wire) de 8 bits appelé data
  
  // Déclarer un registre (reg) de 4 bits appelé counter
  
  // Déclarer un entier appelé i
  
  // Déclarer un paramètre appelé MAX avec la valeur 255
  
endmodule

Toutes les leçons de Fondamentaux

1Introduction

Qu'est-ce que Verilog Hardware vs Software Niveaux d'abstraction de conception Votre premier module Commentaires

4Opérateurs - Partie 1

Opérateurs arithmétiques Opérateur modulo Opérateurs de comparaison Récapitulatif - Mathématiques simples Opérateurs bit à bit

7Assignation et portes logiques

Assignation continue Assignation avec opérateurs Primitives de portes intégrées Portes AND OR NOT Portes XOR XNOR Récapitulatif - Circuit à portes logiques

10Prise de décision

Instruction If If - Else Récapitulatif - Comparateur simple Instruction Case Casex et Casez Récapitulatif - Conception d'ALU

13Temporisation et Délais

Qu'est-ce que les délais Délais de porte Délais d'affectation Directive Timescale Génération d'horloge Récapitulatif - Contrôle de la temporisation

16Défis finaux

Compteur 4 bits Conception de décodeur Registre à décalage

2Types de données

Type Wire Type Reg Entiers et Réels Vecteurs Tableaux ParamètresRécapitulatif - Déclarer des signaux

5Opérateurs - Partie 2

Opérateurs logiques Opérateurs de réduction Opérateurs de décalage Opérateur de concaténation Opérateur conditionnel Récapitulatif - Défi sur les opérateurs

8Projet Demi-additionneur

Écriture du module Conception de la logique

Écriture du Testbench

11Boucles

Boucle For Boucle While Boucle Répéter Boucle Infinie Instruction Disable Récapitulatif - Modèles de boucles

14Les bases du Testbench

Qu'est-ce qu'un Testbench Création de stimuli Display et Monitor Dumpfile et Dumpvars Utilisation des tâches système Récapitulatif - Testbench complet

17UART

Compteur de bits Machine à états

Conception de l'émetteur

Banc de test