Matériel vs logiciel
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 2 sur 90.
Nous écrivons du code à la fois pour les logiciels et le matériel, mais ils fonctionnent de manière complètement différente ! Comprendre ces différences est la clé pour penser comme un concepteur matériel.
Les logiciels s’exécutent étape par étape. Le matériel exécute tout en même temps.
Logiciel (C, Python, Java) :
- Effectue une chose, puis la suivante
- Les variables apparaissent et disparaissent
- Le temps est approximatif
Matériel (Verilog) :
- Effectue de nombreuses tâches en même temps
- Les circuits existent pour toujours
- Le temps est exact
Exemple : Un site web charge les étapes une par une. Un interrupteur s’allume instantanément. C’est la différence.
Pourquoi c’est important : Lorsque vous écrivez du Verilog, vous décrivez un circuit qui s’exécute en parallèle, indéfiniment, avec un minutage précis.
Essayez vous-même
Cette leçon ne comprend pas de défi de code.
Cette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicEntraînez-vous par vous-même : Compilateur Verilog en ligne