Casex et Casez
Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 56 sur 90.
Parfois, seuls certains bits spécifiques d'une valeur vous intéressent, tandis que d'autres bits peuvent être ignorés. Par exemple, dans un encodeur de priorité, vous voulez trouver le premier bit à 1, quels que soient les autres bits.
Une instruction case classique vous obligerait à lister chaque combinaison possible des bits indifférents — ce qui est impossible pour les bus larges.
<strong>casez</strong> et <strong>casex</strong> résolvent ce problème en vous permettant de marquer certains bits comme « indifférents » (don't care) en utilisant ?, z, ou x.
Casez vs Casex vs Case standard
| Instruction | Bits indifférents | Idéal pour |
|---|---|---|
case | Aucun | Correspondance exacte |
casez | z ou ? | Encodeurs de priorité (recommandé) |
casex | x, z ou ? | À éviter (masque des bugs) |
<strong>casez</strong>ignore les bits qui sontzou?(recommandé)<strong>casex</strong>ignore également les bitsx— ce qui peut masquer des erreurs de simulation
Utilisez toujours <strong>casez</strong>, et non <strong>casex</strong>. casex a été créé en premier, mais les ingénieurs ont réalisé qu'il était dangereux car il ignore les valeurs x (qui indiquent souvent des registres non initialisés ou des erreurs de simulation). casez a été introduit comme une alternative plus sûre.
Exemple
casez (data)
4'b???1: out = 0; // Le bit 0 doit être 1, les autres n'ont pas d'importance
4'b??1?: out = 1; // Le bit 1 doit être 1, les autres n'ont pas d'importance
4'b?1??: out = 2; // Le bit 2 doit être 1, les autres n'ont pas d'importance
4'b1???: out = 3; // Le bit 3 doit être 1, les autres n'ont pas d'importance
endcaseLe ? signifie « peu importe » — ce bit peut être 0, 1 ou n'importe quoi.
Défi
Ce qu'il faut faire :
Ajoutez l'instruction casez manquante pour faire fonctionner ce décodeur.
Comment ça fonctionne :
input = 4'b???1→out = 4'b0001input = 4'b??1?→out = 4'b0010input = 4'b?1??→out = 4'b0100input = 4'b1???→out = 4'b1000- Default →
out = 4'b0000
Aide-mémoire
casez permet la correspondance de motifs avec des bits "don't-care" (peu importe) en utilisant ? ou z, ce qui est utile pour les encodeurs de priorité où seuls certains bits spécifiques comptent.
| Instruction | Bits Don't-Care | Notes |
|---|---|---|
case | Aucun | Correspondance exacte |
casez | z ou ? | Recommandé |
casex | x, z, ou ? | À éviter — masque les bogues |
Préférez toujours casez à casex. casex ignore les valeurs x, ce qui peut masquer des registres non initialisés ou des erreurs de simulation.
casez (data)
4'b???1: out = 0; // Bit0 doit être 1, les autres importent peu
4'b??1?: out = 1; // Bit1 doit être 1, les autres importent peu
4'b?1??: out = 2; // Bit2 doit être 1, les autres importent peu
4'b1???: out = 3; // Bit3 doit être 1, les autres importent peu
default: out = 0;
endcaseLe symbole ? signifie "don't care" — ce bit peut être 0, 1, ou n'importe quoi d'autre.
Essayez vous-même
module decoder (
input [3:0] in,
output reg [3:0] out
);
always @(*) begin
// TODO: Ajouter l'instruction casez
// in = 4'b???1 -> out = 4'b0001
// in = 4'b??1? -> out = 4'b0010
// in = 4'b?1?? -> out = 4'b0100
// in = 4'b1??? -> out = 4'b1000
// default -> out = 4'b0000
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu'est-ce que VerilogHardware vs SoftwareNiveaux d'abstraction de conceptionVotre premier moduleCommentaires4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Assignation et portes logiques
Assignation continueAssignation avec opérateursPrimitives de portes intégréesPortes AND OR NOTPortes XOR XNORRécapitulatif - Circuit à portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'ALU2Types de données
Type WireType RegEntiers et RéelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RépéterBoucle InfinieInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres avec tailleNombres sans tailleNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats de nombres6Modules
Structure d'un modulePorts d'entrée et de sortiePorts InoutInstanciation de moduleMappage de ports par nomMappage de ports par ordreRécapitulatif - Créer un module9Blocs procéduraux
Bloc AlwaysBloc InitialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - Always vs Initial12Projet Multiplexeur
Conception d'un Mux 2 vers 1Conception d'un Mux 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à états