Menu
CoddyTech

Opérateurs logiques

Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 24 sur 90.

Les opérateurs logiques s’appliquent à des valeurs entières et renvoient un seul résultat : 1 (vrai) ou 0 (faux). Contrairement aux opérateurs bit à bit qui travaillent bit par bit, les opérateurs logiques considèrent la valeur entière comme vraie (non nulle) ou fausse (nulle).

TypeExempleRésultat
ET bit à bit4'b1010 & 4'b11004'b1000 (plusieurs bits)
ET logique(4'b1010 && 4'b1100)1 (un seul bit)

Opérateurs logiques disponibles

OpérateurSignificationDescription
&&ET logiqueVrai si les deux opérandes sont vrais (non nuls)
||OU logiqueVrai si au moins un opérande est vrai
!NON logiqueVrai si l’opérande est faux (zéro)

Comment ils fonctionnent

ET logique (&&) :

(5 && 3)   // 1 (les deux sont non nuls)
(5 && 0)   // 0 (le deuxième est nul)
(0 && 0)   // 0 (les deux sont nuls)

OU logique (||) :

(5 || 3)   // 1 (au moins un non nul)
(5 || 0)   // 1 (le premier est non nul)
(0 || 0)   // 0 (les deux sont nuls)

NON logique (!) :

!5         // 0 (une valeur non nulle devient fausse)
!0         // 1 (zéro devient vrai)

Exemple de code

module logical_demo;
  reg [3:0] a, b;
  reg and_res, or_res, not_res;
  
  initial begin
    a = 5;
    b = 0;
    
    and_res = (a && b);   // 5 && 0 = 0
    or_res  = (a || b);   // 5 || 0 = 1
    not_res = !a;         // !5 = 0
    
    $display("5 && 0 = %d", and_res);
    $display("5 || 0 = %d", or_res);
    $display("!5     = %d", not_res);
    $finish;
  end
endmodule

Sortie :

5 && 0 = 0
5 || 0 = 1
!5     = 0

Utilisation courante

Les opérateurs logiques sont utilisés dans les instructions if et les conditions :

if (a && b)           // Vrai si a et b sont tous deux non nuls
  $display("Both true");

if (a || b)           // Vrai si au moins l’un des deux est non nul
  $display("At least one true");

if (!reset)           // Vrai lorsque reset vaut 0
  $display("Reset is inactive");
challenge icon

Défi

Écris les expressions logiques correctes pour chaque tâche.

À faire :

  1. Vérifie si value1 ET value2 sont toutes les deux vraies et stocke le résultat dans and_out
  2. Vérifie si value1 OU value2 est vraie et stocke le résultat dans or_out
  3. Vérifie si value1 est fausse et stocke le résultat dans not_out

Essayez vous-même

module logical_challenge;
  reg [3:0] value1, value2;
  reg and_out, or_out, not_out;
  
  initial begin
    value1 = 4'd12;
    value2 = 4'd5;
    
    and_out = ______;   // value1 && value2
    or_out  = ______;   // value1 || value2
    not_out = ______;   // !value1
    
    $display("%d && %d = %d", value1, value2, and_out);
    $display("%d || %d = %d", value1, value2, or_out);
    $display("!%d     = %d", value1, not_out);
    $finish;
  end
endmodule
quiz iconTestez-vous

Cette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.

Toutes les leçons de Fondamentaux

Entraînez-vous par vous-même : Compilateur Verilog en ligne