Directive de timescale
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 70 sur 90.
La directive timescale définit l’unité de temps et la précision temporelle de la simulation. Elle indique au simulateur comment interpréter les valeurs de délai telles que #10.
Dans les leçons précédentes, nous avons utilisé des délais comme #10 sans préciser ce que signifie « 10 ». S’agit-il de 10 nanosecondes ? De 10 picosecondes ? La directive timescale répond à cette question.
Syntaxe :
`timescale time_unit / time_precision| Partie | Signification | Exemple |
|---|---|---|
time_unit | L’unité de base des délais | 1ns |
time_precision | La précision de la simulation | 1ps |
L’accent grave ` avant timescale signifie qu’il s’agit d’une directive du compilateur.
Exemple
`timescale 1ns / 1pstime_unit = 1ns→#10signifie 10 nanosecondestime_precision = 1ps→ La simulation arrondit à la picoseconde la plus proche
Valeurs courantes de l’échelle temporelle
| Unité de temps | Précision | Cas d’utilisation |
|---|---|---|
1ns / 1ns | Nanoseconde | Simulations simples |
1ns / 1ps | Picoseconde | Plus précis |
1ps / 1ps | Picoseconde | Conceptions à grande vitesse |
1us / 1ns | Microseconde | Simulations lentes |
Comment cela affecte les délais
`timescale 1ns / 1ps
initial begin
#10 a = 1; // Attend 10 nanosecondes
endSans timescale, certains simulateurs utilisent une valeur par défaut (souvent 1ns). Il est préférable de toujours la spécifier.
Règles importantes
| Règle | Explication |
|---|---|
| Doit être en dehors des modules | Placé avant toute définition de module |
| Symbole backtick | `timescale et non 'timescale |
| Unité de temps ≥ précision temporelle | 1ns / 1ps est correct, 1ps / 1ns ne l'est pas |
| Affecte tous les délais du fichier | Délais généraux, délais de portes, délais d'affectation |
Défi
Que faire :
Ajoutez la directive timescale manquante afin que les délais représentent 10ns, 20ns et 30ns.
Essayez vous-même
// TODO: Ajouter la directive timescale (1ns / 1ps)
module timescale_challenge;
initial begin
$display("Time %0t", $time);
#10 $display("Time %0t (10ns = 10000ps)", $time);
#10 $display("Time %0t (20ns = 20000ps)", $time);
#10 $display("Time %0t (30ns = 30000ps)", $time);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU13Temporisation et délais
Que sont les délaisDélais de porteDélais d’affectationDirective de timescaleGénération d’horlogeRécapitulatif - Contrôle de la temporisation2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne