Timescale Directive
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 70 sur 90.
La directive timescale définit l’unité de temps et la précision temporelle de la simulation. Elle indique au simulateur comment interpréter les valeurs de délai telles que #10.
Dans les leçons précédentes, nous avons utilisé des délais comme #10 sans préciser ce que signifie « 10 ». S’agit-il de 10 nanoseconds ? De 10 picoseconds ? La directive timescale répond à cette question.
Syntaxe :
`timescale time_unit / time_precision| Partie | Signification | Exemple |
|---|---|---|
time_unit | L’unité de base des délais | 1ns |
time_precision | La précision de la simulation | 1ps |
L’accent grave ` avant timescale signifie qu’il s’agit d’une directive du compilateur.
Exemple
`timescale 1ns / 1pstime_unit = 1ns→#10signifie 10 nanosecondestime_precision = 1ps→ La simulation arrondit à la picoseconde la plus proche
Valeurs courantes de timescale
| Unité de temps | Précision | Cas d’utilisation |
|---|---|---|
1ns / 1ns | Nanoseconde | Simulations simples |
1ns / 1ps | Picoseconde | Plus précis |
1ps / 1ps | Picoseconde | Conceptions à haute vitesse |
1us / 1ns | Microseconde | Simulations lentes |
Comment cela affecte les délais
`timescale 1ns / 1ps
initial begin
#10 a = 1; // Attend 10 nanosecondes
endSans timescale, certains simulateurs utilisent une valeur par défaut (souvent 1ns). Il est préférable de toujours la spécifier.
Règles importantes
| Règle | Explication |
|---|---|
| Doit être en dehors des modules | Placé avant toute définition de module |
| Symbole backtick | `timescale et non 'timescale |
| Unité de temps ≥ précision temporelle | 1ns / 1ps est correct, 1ps / 1ns ne l'est pas |
| Affecte tous les délais du fichier | Délais généraux, délais de portes, délais d'affectation |
Défi
Que faire :
Ajoutez la directive timescale manquante afin que les délais représentent 10ns, 20ns et 30ns.
Essayez vous-même
// TODO: Ajouter la directive timescale (1ns / 1ps)
module timescale_challenge;
initial begin
$display("Time %0t", $time);
#10 $display("Time %0t (10ns = 10000ps)", $time);
#10 $display("Time %0t (20ns = 20000ps)", $time);
#10 $display("Time %0t (30ns = 30000ps)", $time);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design13Timing And Delays
What Are DelaysGate DelaysAssignment DelaysTimescale DirectiveClock GenerationRecap - Timing Control5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicEntraînez-vous par vous-même : Compilateur Verilog en ligne