Nombres non dimensionnés
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 15 sur 90.
Un nombre sans taille spécifiée est un nombre écrit sans préciser combien de bits il comporte. Lorsque tu écris un nombre sans préfixe de taille, Verilog considère par défaut qu’il comporte 32 bits.
a = 'b1010; // Unsized: Verilog treats this as 32 bits
a = 32'b1010; // Identique à ci-dessus, mais expliciteLes nombres sans taille indiquée utilisent uniquement le format et la valeur : [format][value]
format: la base du nombre :bpour le binaire,dpour le décimal,hpour l’hexadécimal ouopour l’octalvalue: le nombre lui-même (par exemple,1010)
L’apostrophe ' est toujours nécessaire avant la lettre de format, mais aucun nombre de bits ne le précède.
'b1010: 1010 en binaire sur 32 bits'd255: 255 en décimal sur 32 bits'hFF: FF en hexadécimal sur 32 bits'b1: 1 en binaire sur 32 bits (avec 31 zéros en tête)
Exemple de code :
reg [7:0] data;
initial begin
data = 1010; // Sans taille spécifiée : valeur sur 32 bits (peut provoquer un avertissement)
data = 'd255; // Unsized: 32-bit decimal 255
data = 'hFF; // Sans taille spécifiée : valeur hexadécimale FF sur 32 bits
endSans taille vs avec taille
| Sans taille | Avec taille | |
|---|---|---|
| Exemple | 1010 ou 'd255 | 8'b1010 ou 8'd255 |
| Largeur en bits | 32 bits (par défaut) | Explicite (selon la spécification) |
| Apostrophe | Obligatoire avec le format | Obligatoire |
| Quand l’utiliser | Code de banc d’essai simple | Affectations matérielles |
Problème potentiel
Les nombres sans taille explicite peuvent entraîner un comportement inattendu lorsqu’ils sont affectés à des registres plus petits :
reg [3:0] small_reg;
small_reg = 'b1111; // 32-bit value, but fits in 4 bits (fine)
small_reg = 'b10000; // Valeur sur 32 bits, mais trop grande ! (avertissement)Le deuxième exemple attribue une valeur de 32 bits 10000 à un registre de 4 bits. Seuls les 4 bits de poids faible sont conservés (0000), ce qui n’est peut-être pas ce à quoi vous vous attendez.
Quand utiliser des nombres sans taille spécifiée
Les nombres sans taille spécifiée sont pratiques pour :
- Les nombres simples dans les bancs d’essai
- Les compteurs de boucle
- Les instructions
$display
Pour les affectations matérielles réelles, utilise des nombres de taille définie afin d’être explicite et d’éviter les avertissements.
Défi
Dans le code ci-dessous, certains nombres n’ont pas de taille spécifiée. Remplace-les par des nombres de 8 bits pour éviter les avertissements.
À faire :
- Remplace
apar un nombre binaire de 8 bits correspondant à 1010 - Remplace
bpar un nombre décimal de 8 bits correspondant à 255 - Remplace
cpar un nombre hexadécimal de 8 bits correspondant à FF
Essayez vous-même
module unsized_challenge;
reg [7:0] a, b, c;
initial begin
a = 'b1010; // Change to sized (8-bit binary)
b = 'd255; // Remplacer par une valeur de taille spécifiée (8 bits, en décimal)
c = 'hFF; // Change to sized (8-bit hex)
$display("a = %b", a);
$display("b = %b", b);
$display("c = %b", c);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Affectations et portes
Affectation continueAffectation avec opérateursPrimitives de portes intégréesPortes AND, OR et NOTPortes XOR et XNORRécapitulatif - Circuit de portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'une ALU2Types de données
Type wireType regEntiers et réelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RepeatBoucle ForeverInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres dimensionnésNombres non dimensionnésNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats des nombres6Modules
Structure d’un modulePorts d’entrée et de sortiePorts InoutInstantiation d’un moduleAssociation des ports par nomAssociation des ports par ordreRécapitulatif - Construire un module9Blocs procéduraux
Bloc alwaysBloc initialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - always vs initial12Projet de multiplexeur
Conception d’un multiplexeur 2 vers 1Conception d’un multiplexeur 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à étatsEntraînez-vous par vous-même : Compilateur Verilog en ligne
Vérifiez une conversion : Convertisseur de bases