Nombres sans taille
Fait partie de la section Fondamentaux du Journey Verilog de Coddy — leçon 15 sur 90.
Un nombre sans taille est un nombre écrit sans spécifier son nombre de bits. Lorsque vous écrivez un nombre sans préfixe de taille, Verilog suppose qu'il s'agit de 32 bits par défaut.
a = 'b1010; // Sans taille : Verilog traite ceci comme 32 bits
a = 32'b1010; // Identique à ci-dessus, mais expliciteLes nombres sans taille utilisent uniquement le format et la valeur : [format][value]
<strong>format</strong>— la base du nombre :bpour le binaire,dpour le décimal,hpour l'hexadécimal, ouopour l'octal<strong>value</strong>— le nombre réel (par exemple,1010)
L'apostrophe ' est toujours requise entre le format et la valeur, mais il n'y a pas de nombre de bits avant celle-ci.
'b1010— binaire 1010 sur 32 bits'd255— décimal 255 sur 32 bits'hFF— hexadécimal FF sur 32 bits'b1— binaire 1 sur 32 bits (avec 31 zéros non significatifs)
Exemple de code :
reg [7:0] data;
initial begin
data = 1010; // Sans taille : valeur 32 bits (peut provoquer un avertissement)
data = 'd255; // Sans taille : décimal 32 bits 255
data = 'hFF; // Sans taille : hexadécimal 32 bits FF
endNon dimensionné vs Dimensionné
| Non dimensionné | Dimensionné | |
|---|---|---|
| Exemple | 1010 or 'd255 | 8'b1010 or 8'd255 |
| Largeur de bits | 32 bits (par défaut) | Explicite (tel que spécifié) |
| Apostrophe | Requis avec le format | Requis |
| Quand l'utiliser | Code de banc d'essai simple | Assignations matérielles |
Problème potentiel
Les nombres sans taille définie peuvent provoquer un comportement inattendu lorsqu'ils sont affectés à des registres plus petits :
reg [3:0] small;
small = 'b1111; // Valeur 32 bits, mais tient dans 4 bits (correct)
small = 'b10000; // Valeur 32 bits, mais trop grande ! (avertissement)Le deuxième exemple affecte une valeur de 32 bits 10000 à un registre de 4 bits. Seuls les 4 bits de poids faible sont conservés (0000), ce qui n'est peut-être pas ce que vous attendez.
Quand utiliser les nombres sans taille
Les nombres sans taille sont pratiques pour :
- Les nombres simples dans les bancs d'essai (testbenches)
- Les compteurs de boucle
- Les instructions
$display
Pour les affectations matérielles réelles, utilisez des nombres dimensionnés pour être explicite et éviter les avertissements.
Défi
Dans le code ci-dessous, certains nombres ne sont pas dimensionnés. Modifiez-les en nombres dimensionnés (8 bits) pour éviter les avertissements.
Ce qu'il faut faire :
- Changez
aen un nombre binaire de 8 bits pour 1010 - Changez
ben un nombre décimal de 8 bits pour 255 - Changez
cen un nombre hexadécimal de 8 bits pour FF
Aide-mémoire
Les nombres non dimensionnés en Verilog valent par défaut 32 bits. Syntaxe : '[format][value]
'b1010 // binaire 32 bits
'd255 // décimal 32 bits
'hFF // hexadécimal 32 bitsLes nombres dimensionnés utilisent [bits]'[format][value] :
8'b1010 // binaire 8 bits
8'd255 // décimal 8 bits
8'hFF // hexadécimal 8 bitsL'affectation d'un nombre non dimensionné à un registre plus petit ne conserve que les bits de poids faible — utilisez des nombres dimensionnés pour les affectations matérielles afin d'éviter les avertissements et les troncatures inattendues.
Essayez vous-même
module unsized_challenge;
reg [7:0] a, b, c;
initial begin
a = 'b1010; // Change to sized (8-bit binary)
b = 'd255; // Changer en dimensionné (décimal 8 bits)
c = 'hFF; // Change to sized (8-bit hex)
$display("a = %b", a);
$display("b = %b", b);
$display("c = %b", c);
$finish;
end
endmoduleCette leçon comprend un petit quiz. Commencez la leçon pour y répondre et suivre votre progression.
Toutes les leçons de Fondamentaux
1Introduction
Qu'est-ce que VerilogHardware vs SoftwareNiveaux d'abstraction de conceptionVotre premier moduleCommentaires4Opérateurs - Partie 1
Opérateurs arithmétiquesOpérateur moduloOpérateurs de comparaisonRécapitulatif - Mathématiques simplesOpérateurs bit à bit7Assignation et portes logiques
Assignation continueAssignation avec opérateursPrimitives de portes intégréesPortes AND OR NOTPortes XOR XNORRécapitulatif - Circuit à portes logiques10Prise de décision
Instruction IfIf - ElseRécapitulatif - Comparateur simpleInstruction CaseCasex et CasezRécapitulatif - Conception d'ALU2Types de données
Type WireType RegEntiers et RéelsVecteursTableauxParamètresRécapitulatif - Déclarer des signaux5Opérateurs - Partie 2
Opérateurs logiquesOpérateurs de réductionOpérateurs de décalageOpérateur de concaténationOpérateur conditionnelRécapitulatif - Défi sur les opérateurs11Boucles
Boucle ForBoucle WhileBoucle RépéterBoucle InfinieInstruction DisableRécapitulatif - Modèles de boucles3Système de numération
Représentation binaireNombres avec tailleNombres sans tailleNombres négatifsValeurs spéciales X et ZRécapitulatif - Formats de nombres6Modules
Structure d'un modulePorts d'entrée et de sortiePorts InoutInstanciation de moduleMappage de ports par nomMappage de ports par ordreRécapitulatif - Créer un module9Blocs procéduraux
Bloc AlwaysBloc InitialListe de sensibilitéAffectation bloquanteAffectation non bloquanteRécapitulatif - Always vs Initial12Projet Multiplexeur
Conception d'un Mux 2 vers 1Conception d'un Mux 4 vers 115Contrôleur de feux de circulation
Définition des étatsLogique de la machine à états