Recap - Loop Patterns
Fait partie de la section Fondamentaux du Journey Verilog de Coddy. Leçon 63 sur 90.
Défi
Complétez les parties manquantes de chaque boucle afin de produire la sortie attendue.
À faire :
- Utilisez une boucle
forpour afficher les nombres de 0 à 3 - Utilisez une boucle
whilepour afficher les nombres de 0 à 2 - Utilisez une boucle
repeatpour afficher "Hello" 3 fois
Essayez vous-même
module loop_patterns;
integer i;
initial begin
$display("For Loop:");
// TODO: Ajouter une boucle for (i=0 à 3)
$display("While Loop:");
i = 0;
// TODO: Ajouter une boucle while (i=0 à 2)
$display("Repeat Loop:");
// TODO: Ajouter une boucle repeat (afficher "Hello" 3 fois)
$finish;
end
endmoduleToutes les leçons de Fondamentaux
1Introduction
Qu’est-ce que VerilogMatériel vs logicielVotre premier moduleCommentairesNiveaux d’abstraction de conception4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicEntraînez-vous par vous-même : Compilateur Verilog en ligne